–  AMD Versal プレミアム VP1902 アダプティブ SoC は、前世代 FPGA の 2 倍の容量を備え、新しい ASIC と SoC デザインの市場投入時間を短縮 –
–  EDA のリーダーであるケイデンス、シーメンス、シノプシスとの連携により、完全な機能を備えた拡張可能なエコシステム ソリューションを実現 –

AMD (米国本社：米カリフォルニア州サンタクララ、会長兼CEO: リサ・スー) は本日、世界最大規模 (注 1) のアダプティブ システム オン チップ (SoC) である AMD Versal™ プレミアム VP1902 アダプティブ SoC を発表しました。この製品は、複雑化する半導体デザインの検証を効率化するために設計された、チップレット技術を用いたエミュレーション クラスのデバイスです。前世代の 2 倍 (注 2) の容量を提供することで、チップ設計者は ASIC (Application-Specific Integrated Circuit) や SoC デザインの刷新と検証を行うことができ、次世代技術の迅速な市場投入が可能になります。

AI ワークロードによってチップの製造はより複雑化しており、新たなチップを開発するには次世代のソリューションが必要となっています。FPGA ベースのエミュレーションおよびプロトタイピングは、最高レベルの性能を提供し、より迅速なシリコン検証を可能にします。開発者はデザイン サイクルの早期段階で検証しながら、シリコンのテープアウトまでに余裕をもってソフトウェア開発に着手できます。AMD はザイリンクスを通じて、17 年以上にわたって業界を牽引し、6 世代にわたってエミュレーションに最適な業界最高性能のデバイスを提供しており、その容量は世代を追うごとにほぼ倍増しています (注3)。

確かな次世代デザインのエミュレーションとプロトタイピングが可能に
ASIC や SoC デザインの複雑化、特に AI や ML ベースのチップの急速な進歩に伴い、テープアウト前にシリコンとソフトウェア両方の広範な検証が不可欠となっています。VP1902 は、前世代の Virtex™ UltraScale+™ VU19P FPGA と比較して、2 倍のプログラマブル ロジック集積度を実現する 18.5M のロジック セルと、2 倍 (注 4) の I/O 総帯域幅により、業界をリードする容量とコネクティビティを提供します。

優れたデバッグ機能でデザイン プロセスの反復を高速化
デバッグは、プリシリコン検証やソフトウェアの同時開発に不可欠です。テープアウト前にバグを発見し対処することで、当初のスケジュールとバジェット内での開発が可能になります。VP1902 アダプティブ SoC は、プログラマブル ネットワーク オン チップ (NoC) を含む Versal アーキテクチャを活用し、前世代の VU19P FPGA と比較して最大 8 倍 (注 5) の高速デバッグを実現します。

開発ツールとエコシステムとの連携
AMD Vivado™ ML 設計環境は、次世代アプリケーションやテクノロジを迅速に設計、デバッグ、検証し、迅速な市場投入を可能にする包括的な開発プラットフォームを提供します。VP1902 アダプティブ SoC での、より効率的な開発をサポートする新機能には、自動デザイン クロージャ アシスタンス、インタラクティブなデザイン チューニング、マルチユーザーによるリアルタイム リモート デバッグ、強化されたバックエンド コンパイルなどが含まれ、エンドユーザーは IC の反復デザイン プロセスにかかる時間を短縮できます。

AMD は EDA コミュニティと密接に協力し、顧客のイノベーションと技術ビジョンの実現に向けた支援を行っています。ケイデンス、シーメンス、シノプシスなどのトップ EDA ベンダーと緊密に協力することで、設計者に完全な機能を備えた拡張性のあるエコシステム ソリューションを提供します。

AMD Versal プレミアム VP1902 アダプティブ SoCは、アーリー アクセスの顧客向けに 2023 年第 3 四半期にサンプル提供を開始し、2024 年前半にプロダクション リリースを開始する予定です。

AMDについて
AMDは、ハイパフォーマンス・コンピューティング、グラフィックスと視覚化技術において50年以上にわたり革新をもたらしてきました。世界中の何十億人もの消費者、フォーチュン500企業、最先端の科学研究機関が、日常の生活、仕事、遊びを向上させるために、AMDのテクノロジを支持しています。AMD社員は、可能性の限界を押し上げる高性能で適応性の高い製品開発に注力しています。日本AMD株式会社は、AMDの日本法人です。AMDのさらなる詳細は、AMDのウェブサイト、Facebookまたはツイッターをご覧ください。

AMD、AMD の矢印形ロゴ、Vivado、Versal、Virtex、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。ここで使用されているその他の名称は情報提供のみを目的としたものであり、各所有者の商標である可能性があります。

―――
（注1） Based on AMD internal analysis in May 2023 with a 6-input LUT count to compare the Versal Premium VP1902 device versus the Intel Stratix 10 GX 10M FPGA. (VER-002)
（注2） Based on AMD internal analysis in May 2023, comparing the number of system logic cells of the Versal Premium VP1902 device versus the Virtex UltraScale+ VU19P device. (VER-001)
（注3） Based on AMD internal analysis in June 2023, comparing the number of system logic cells of the Versal Premium VP1902 device versus the Virtex 5 LX330T device and calculating an average across six generations. (VER-010)
（注4） Based on AMD Labs testing using an A6865 package to simulate the XPIO data rate performance of an AMD Versal Premium VP1902 device versus the published data rate of an AMD Virtex UltraScale+ VU19P FPGA. Actual results will vary. (VER-003)
（注5） Based on AMD internal analysis in May 2023, comparing the readback/writeback performance of an AMD Versal adaptive SoC CFI interface versus an AMD Virtex UltraScale+ FPGA ICAP interface. Actual performance will vary. (VER-004)